Thiết kế và thi công mô hình máy đo tần số hiển thị số dùng trong giảng dạy

hướng dẫn : cô VŨ BẢO TUYÊN Sinh viên thực hiện: NGUYỄN VĂN KHÁNH NGUYỄN MINH TỨ NHẬN XÉT CỦA GIÁO VIÊN XÉT DUYỆT GIÁO VIÊN HƯỚNG DẪN BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HCM KHOA : ĐIỆN BỘ MÔN : ĐIỆN TỬ NHẬN XÉT LUẬN VĂN TỐT NGHIỆP Giáo viên xét duyệt: Sinh viên thực hiện: NGUYỄN VĂN KHÁNH NGUYỄN MINH TỨ NHẬN XÉT CỦA GIÁO VIÊN XÉT DUYỆT GIÁO VIÊN XÉT DUYỆT MỤC ĐÍCH VÀ GIỚI HẠN ĐỀ TÀI Mục đích của đề tài: Đề tài mô hình máy đo tần số được ứng dụng làm đồ dùng dạy học cho môn học đo lường điện. Thiết bị đo tần số có nhiều loại và nhiều phương pháp đo như máy đo tần số chỉ thị kim, máy đo tần số chỉ thị rung, máy đo tần số chỉ thị số.v.v… Trong luận văn tốt nghiệp, chúng em tìm hiểu mạch điện và thi công máy đo tần số chỉ thị số dưới dạng mô hình dùng trong giảng dạy. Mô hình này sử dụng các linh kiện vi mạch số nhằm giới thiệu cho người hiểu thêm ứng dụng cuả vi mạch số trong các thiết bị đo lường điện. Mô hình máy đo tần số chỉ thị số sau khi thi công được dùng cho việc giảng dạy và học tập cuả sinh viên trường đại học sư phạm kỹ thuật trong môn học đo lường điện. Giới hạn đề tài: Các thiết bị đo lường điện dùng các kỹ thuật số rất đa dạng và nhiều chức năng nhưng do thời gian hạn chế nên chỉ thực hiện những điều cơ bản: tìm hiểu về các loại máy đo tần số, cấu trúc và nguyên lý hoạt động cuả vi mạch số. Sau cùng là thiết kế, thi công mạch đo tần số dùng vi mạch số cơ bản. Giới hạn tần số làm việc cuả máy trong khoảng tần số 2 HZ đến 20 KHZ, biên độ tín hiệu cần đo cao nhất có thể đáp ứng được là 15 V và thấp nhất là 100mV. Nguồn điện cung cấp cho máy là 220 V. MỤC LỤC Lời nói đầu Chương I : Tổng Quan Về Đo Lường Điện Sai số và cấp chính xác Các loại thiết bị đo tần số Chương II : Cơ Sở Lý Luận Giới thiệu về vi mạch số Các mạch taọ dao động Cấu tạo mạch đếm Mạch giải mã và hiển thị Giao tiếp công suất Chương III : Thiết Kế Mạch Đếm Tần Số Sơ đồ khối toàn mạch Mạch dao động chuẩn Mạch chia tần số tín hiệu ngõ vào và mạch khống chế thời gian đếm trong 1 giây Mạch giới hạn biên độ tín hiệu ngõ vào Mạch đếm và giải mã Mạch hiển thị Mạch nguồn Chương IV : Thi Công Hình dạng mô hình Sơ đồ nguyên lý Mạch ngõ vào Mạch dao động chuẩn Mạch đếm và giải mã Mạch hiển thị III. Lắp ráp và cân chỉnh thiết bị Chương VI: Kết Luận Chương I TỔNG QUAN VỀ ĐO LƯỜNG ĐIỆN I/ SAI SỐ VÀ CẤP CHÍNH XÁC: 1/ Nguyên nhân sai số: Mọi phép đo đều có sai số. Sai số do các nguyên nhân khác nhau gây ra như dụng cụ đo, do điều kiện tiến hành phép đo và do người đo. Dụng cụ đo được chế tạo với độ chính xác khác nhau và giá trị đọc được từ dụng cụ đo. Độ chính xác bản thân dụng cụ đo còn phụ thuộc vào môi trường. Mức độ ảnh hưởng của môi trường đến kết quả đo tùy thuộc vào kết cấu cụ thể của dụng cụ đo. Người ta cũng đưa thêm một đại lượng sai số đáng kể vào kết quả đo. Sai số do người đo, trước hết là sai số đọc đặc biệt khi phải suy với thang đo phi tuyến. Khi kim chỉ nằm giữa hai độ khắc vạch người đọc cần phải phán đoán giá trị gần đúng của kết quả đo. Sai số ngoại suy không quá 0,5 giá trị giữa hai vạch khắc độ. Ngoài ra còn phụ thuộc vào trình độ sử dụng dụng cụ đo, người đo còn gây ra những sai số khác nữa. Nhưng sai số này có thể rất lớn, và ta gọi nó là phép đo sai số, phải loại bỏ khi tính toán. 2/ Phân loại sai số: Người ta chia sai số ra làm 2 loại theo tính chất thống kê. a/ Sai số hệ thống: Là sai số có giá trị xác định trong những điều kiện xác định. Do đó ta có thể biết trước được giá trị này và tính bù vào kết quả đo, tức là ta có thể bỏ sai số hệ thống khỏi kết quả đo sau khi tính toán. b/ Sai số ngẫu nhiên: Là sai số có giá trị ngẫu nhiên khi tiến hành các phép đo cùng điều kiện. Để có được các kết quả đo chính xác ta dùng phương pháp thống kê, lấy trung bình cộng các kết quả đo, với số phép đo rất lớn. Cần nhớ rằng phép lấy trung bình cộng không thể loại bỏ sai số hệ thống. Việc phân chia sai số hệ thống và sai số ngẫu nhiên cũng có tính chất tương đối. Cùng một nguyên nhân gây ra sai số, tùy thuộc vào điều kiện nghiên cứu, lúc này có thể coi là sai số ngẫu nhiên, lúc khác có thể coi là sai số hệ thống. Nói chung khi sai số được coi là sai số hệ thống nếu ta biết rõ nguyên nhân và mức độ gây ra sai số của tác động ấy. Nếu ta chỉ quan tâm đến tính chất thống kê của sai số, không khống chế nguyên nhân gây ra sai số, sai số sẽ có tính chất ngẫu nhiên. Việc lấy trung bình cộng chỉ có thể loại được sai số ngẫu nhiên nếu số lượng phép đo đủ lớn, sau cho tác động gây ra sai số ngẫu nhiên biến đổi trong phạm vi lớn, sai số ngẫu nhiên có dạng phân bố chuẩn . 3/ Cấp chính xác của dụng cụ đo: Cấp chính xác của một dụng cụ hay thiết bị đo là tỉ số tính theo phần trăm giữa sai số lớn nhất cho phép trong điều kiện làm việc bình thường của thiết bị đo với giá trị định mức của thiết bị đó. Do đó khi sử thiết bị đo lường chúng ta cần quan tâm đến cấp chính xác của thiết bị đo được ghi trên máy hoặc trong sổ tay kỹ thuật của thiết bị đo. Để từ cấp chính xác này chúng ta sẽ đánh giá được sai số của kết quả đo. Ví dụ một vôn kế có ghi cấp chính xác là 1 nghĩa là giới hạn sai số của nó cho tầm đo là 1%. II/ CÁC LOẠI THIẾT BỊ ĐO TẦN SỐ: 1/ Tần số kim chỉ kiểu tỉ số kế điện động: Hình II.1a Tần số kim chỉ kiểu tỉ số điện động, cơ cấu đo là tỉ số điện động. Cuộn tĩnh được mắc nối tiếp nối tụ điện C1. Cuộn động 1 được mắc nối tiếp với tụ C2, cuộn động 2 được mắc nối tiếp với điện cảm LF. Chọn giá trị điện cảm L đủ lớn, và các tụ điện có giá trị đủ nhỏ để có thể bỏ qua ảnh hưởng của điện trở bản thân các cuộn dây của tỉ số kế. Từ (H.II.1) ta thấy dòng I1 sẽ cùng pha với dòng It, còn I2 chậm pha 180o so với 2 dòng kia. Để loại bỏ gốc chậm pha này, ta bảo đầu cuộc dây động 2 và lúc này cả 3 dòng điện qua dòng tĩnh và hai cuộn động đồng pha, không phụ thuộc vào tần số nguồn. Giá trị hiệu dụng các dòng điện qua các cuộn dây động được tính: Như vậy gốc a chỉ của kim sẽ tương ứng với giá trị: Với các giá trị L,C đã biết và không thay đổi ta xác định được giá trị tần số nguồn theo chỉ số a của kim. Người ta khắc độ trực tiếp lên mặt độ số. Để tăng độ nhạy trong phạm vi đo từ f1 đến f2 tức là phạm vi cần đo của tầng số kế ta thay L và C2 bằng hai mạch cộng hưởng nối tiếp với tần số cộng hưởng nhỏ hơn f1, vị trí C2 được thay bằng mạch cộng hưởng nối tiếp tầng số cộng hưởng cao hơn f2. Với mọi tần số trong khoảng f1 đến f2, mạch cộng hưởng 1 luôn có tính chất điện cảm, cộng hưởng 2 luôn có tính chất điện dung, với điều kiện pha tương tự như khi mắc L và C2, nhưng với mạch cộng hưởng trở kháng ở lân cận tần số cộng hưởng thay đổi rất nhanh theo tần số, vì vậy độ nhạy cao hơn. 2./ Tần số kim chỉ kiểu tỉ số từ điện: Hình. II.2 Người ta có thể dùng cơ cấu đo là tỉ số kế từ điện để tạo tần số kế kim chỉ. Nhưng tỉ số kế từ điện chỉ đo được dòng một chiều do đó ta phải dùng mạch chỉnh lưu. Và vì đã dùng mạch chỉnh lưu nên ta không phải quan tâm đến pha của các dòng điện nên mạch đo cũng đơn giản hơn. Cuộn động 1 được nối đến đường chéo của cầu chỉnh lưu (I), cuộn động 2 được nối đến đường chéo cầu chỉnh lưu (II). Dòng qua cuộn 1 là dòng chỉnh lưu của mạch chứa điện dung, còn dòng qua cuộn 2 là dòng chỉnh lưu của mạch chứa điện trở. Bỏ qua trở kháng vào của các cầu chỉnh lưu. Ta có: Tỉ số kế đo tỉ số dòng qua cuộn 1 và cuộn 2 chính là đo tỉ số giữa IR và IC Như vậy ta có thể khắc độ tỉ số kế trực tiếp theo tần số. Để tăng độ nhạy, ta có thể thay C bằng 1 mạch cộng hưởng nối tiếp, cộng hưởng ở tần số thấp hơn hoặc cao hơn bằng tần số cần đo. 3/ Tần số kế kiểu rung: Tần số kế kiểu rung dựa vào hiện tượng cộng hưởng cơ học. Nó cấu tạo như hình (H.II.3). Gồm 1 nam châm điện (1), lõi làm bằng thép lá kỹ thuật điện, thuộc loại sắt từ mềm. Nam châm điện hút giá đỡ (2) của bộ rung. Trên giá rung gắn các lá rung (3), có tần số cộng hưởng riêng khác nhau. Nếu tần số nguồn đo là 50Hz, ta chọn cả lá rung có tần số cộng hưởng riêng khoảng 88 ¸ 100Hz cách nhau 1 Hz. Khi cấp nguồn có tần số cần đo cho cuộn dây nam châm điện, cuộn dây hút giá đỡ bộ rung. Do dòng điện qua nam châm điện thay đổi theo thời gian, lực hút của nam châm cũng thay đổi theo thời gian, tần số thay đổi của lực hút bằng 2 lần tần số nguồn điện, các lực rung bị rung theo. Lực hút thay đổi làm giá trị bị rung theo, với tần số của lực hút, tức 2 lần tần số nguồn. Do tính chất cộng hưởng lá rung, lá rung có tần số riêng bằng tần số của lực sẽ rung mạnh nhất. Quan sát các bản rung, ta sẽ biết bản nào rung mạnh nhất, từ đó xác định tần số của nguồn điện cần đo. Để tiện sử dụng người ta không khắc độ bản rung tần số riêng mà theo tần số nguồn, tức nửa tần số rung. 4/ Tần số kế chỉ thị số: Hình II.4: Sơ đồ mạch chia tần số Điện áp Ux có tần số fx cần đo được khuếch đại thành điện áp U1, sau đó đưa qua mạch tạo xung để sửa thành dạng xung vuông cũng có tần số là fx (U2). Xung này được đưa qua cổng logic trong khoảng thời gia Tn để vào mạch đếm xung (U6) kết quả xung được đếm đưa qua bộ hiển thị sẽ cho biết tần số tín hiệu Ux. => Với Tn là chu kỳ của xung chuẩn (U4) và cũng là thời gian mở cổng logic. Ở đây xung chuẩn (U4) do mạch dao động thạch anh tạo ra, vì tần số lớn (fo từ 100KHz ¸ 1MHz), nên sau khi sửa thành dạng xung vuông (U3) cần cho qua mạch chia tần số để thành U4 có tần số fn. xung chuẩn (U4) tác động vào Flip – Flop theo nguyên lý kích thích bằng cạnh trước (ký hiệu FF) tạo ra xung mở cổng (U5) trong thời gian Tn. Sai số của xung được đếm trong thời gian cổng mở là ±1 xung. Vì thế khi tần số fx cần đo thấp thì cần thay đổi thời gian mở cổng Tn. Trong thực tế chu kỳ xung chuẩn (Tn) thường có các mức điều chỉnh 0,1s, 1s, 10s. CHƯƠNG II CƠ SỞ LÝ LUẬN I/ GIỚI THIỆU VỀ VIMẠCH SỐ: 1/Khái niệm về vi mạch số: Mạch số (digital circuit) xử lý tín hiệu ở dạng xung. Các xung chỉ có thể ở 1 trong hai trạng thái, mức điện thế định trước gọi là mức thấp ví dụ (0V) và mức cao (4V). Số mức điện thế có thể lớn hơn hai nhưng cũng có thể là một số hữu hạn. Hệ thống số gồm nhiều loại như hệ thống số thập phân, nhị phân, BCD, Hexa, .v.v.. Nhưng hệ thống số nhị phân gồm1 và 0 thuận tiện cho việc xử lý bởi các mạch điện tử, nhưng mạch không xử lý trực tiếp các con số mà xử lý các dạng sóng. Ta biểu thị số nhị phân bằng bằng dạng sóng nhị phân chỉ có hai mức điện thế, một mức biểu thị số 0 và một mức biểu thị số 1. Hai mức điện thế này cách xa nhau đủ xa để mạch logic có thể phân biệt được hai mức. Khi xử lý tín hiệu nhị phân các ngỏ vào và ra của bản thân các mạch logic cũng phát hiện ở một trong hai mức điện thế đó. Vi mạch số gồmcó hai loại: - Một loại thuộc họ TTL được cấu tạo từ các transistor – Một loại thuộc họ CMOS được cấu tạo từ các transistor trường. 2/ Ưu điểm của vi mạch số: Ít bị ảnh hưởng bởi nhiễu âm (noise). Dễ được chế tạo thành mạch tích hợp (IC) và trong thực tế đã có rất nhiều mạch tích hợp số được sản xuất cho nhiều chức năng khác nhau. Thiết kế và phân tích mạch đơn giản hơn. Thuận tiện cho việc điều khiển tự động lưu trữ và xử lý dữ liệu (data), kết hợp với các loại máy tính. 3/ Nhược điểm: Tín hiệu được xử lý phải là dạng xung có hai mức logic rõ rệt. Vì vậy khi xử lý tín hiệu tương tự cần phải có bộ chuyển đổi từ tương tự sang số. 4/ Phạm vi ứng dụng của vi mạch số: Vi mạch số được ứng dụng trong nhiều lĩnh vực như quân sự, các dụng cụ y tế, các loại máy móc trong sản xuất. II/ CÁC MẠCH TẠO DAO ĐỘNG: Mạch dao động tạo xung đóng vai trò quan trọng trong các mạch số. Xung đồng bộ giúp cho các phần trong thiết bị làm việc theo thứ tự đồng bộ với nhau, vì vậy xung đồng bộ không thể thiếu được. Mạch dao động có rất nhiều dạng, dùng linh kiện rời hay linh kiện tích hợp. 1/ Mạch dao động đa hài dùng cổng logic: Hai cổng Nand (hay 2 cổng Not) mắc chéo như FlipFlop có hai trạng thái bền nên không phải là mạch dao động (mạch không có trạng thái bền). Muốn mạch dao động được ta phải gắn thêm tụ trên đường hồi tiếp. Các điện trở được chọn để duy trì điện thế ở ngõ vào của cổng gần thềm logic nên khi tụ nạp điện và xả điện, điện thế ở ngõ vào dao động trên dưới mức thềm logic khiến ngõ ra dao động giữa hai mức logic 1 và 0. Tần số dao động là: Dạng sóng ra ở Q và đối pha nhau, mạch này không hoạt động ở tần số thấp (dưới vài chục Hz) vì phải dùng tụ điện có điện dung lớn (trên vài chục mF). 2/ Mạch dao động đa hài dùng cổng Nand: Điện trở R1, R2 và biến trở R3 phân cực cho hai cổng Nand gần thềm logic, các điện trở này phải nhỏ hơn điện trở ngõ vào của cổng, thường dưới 1KW. Nguyên lý hoạt động: Giả sử ngõ vào của N1 vừa xuống ngưỡng mức thấp (0V) để ngõ ra Q lên ngưỡng mức cao (1V). Sự thay đổi logic của tia được tụ C2 nạp truyền về ngõ vào của N2 khiến cho ngõ ra xuống mức thấp (0V), và mức logic này được tụ C1 chuyển về ngõ vào của N1, mạch được xem như đạt trạng thái ổn định. Nhưng dòng điện trong N1 đổ ra ở ngõ vào nạp điện cho C1 khi C1 càng dương. Trong lúc đó tụ C2 xã điện qua R2 và R3 nên điện thế trên tụ càng giảm dần. Nếu điều kiện điện trở như đã nói, tụ C1 và C2 không khác nhau thì tụ C2 xả điện nhanh hơn là C1 nạp điện, nên điện thế ở ngõ vào N2 nhanh chóng đạt mức logic thấp làm ngõ ra lên mức cao (1), ngõ vào N1 cũng đạt đến ngưỡng mức cao. Ngõ ra Q xuống mức thấp (0), sau đó tụ C1 xả điện qua R1, R3 để đổi trạng thái của mạch trở lại như trong quá trình C1 xả điện. Điện trở R3 nằm trên đường xả điện của C1 và C2 có thể thay đổi giá trị để cho tần số mạch thay đổi. Khi mạch đối xứng nghĩa là C1 = C2; R1 = R2, tần số ra của mạch là: Để có tần số dao động thấp (vài Hezt) ta có thể dùng tụ lớn đến vài ngàn mF, nếu không cần dạng sóng ổn định cao về tần số giới hạn trên, tần số của mạch khoảng 10MHz. Nếu sử dụng mạch logic CMOS có thể tạo được mạch dao động có tần số thấp do tổng trở vào của CMOS rất lớn nên cho phép dùng điện trở bên ngoài lớn. Có nhiều IC tạo xung, là hai họ IC loại TTL và loại họ CMOS được chế tạo sẵn và chỉ cần đưa thêm một vài linh kiện bên ngoài để xác định tần số như 555, 556, 4047, v.v… Phương pháp này đơn giản, rẻ tiền nhưng độ chính xác không cao do phụ thuộc vào các phần tử xác định tần số ở bên ngoài. 3/ Phương pháp tạo dao động từ lưới điện nguồn: Phương pháp này đơn giản và tiện sử dụng cho các mạch dùng nguồn cấp điện xoay chiều của lưới điện và không đòi hỏi về độ chính xác thật cao. Biến áp T1 dùng để hạ mức điện áp lưới cho phù hợp với nguồn nuôi của IC cổng. Nguyên lý của mạch lấy dao động của lưới điện là mạch sửa dạng sóng từ dạng sóng sin sang dạng sóng vuông có tần số là tần số của lưới điện. 4/ Mạch dao động dùng vi mạch tích hợp: Mạch tích hợp 555 (NE555, NC555) được chế tạo lần đầu tiên, khoảng 15 năm trước đây và được sử dụng phổ biến. Khả năng cần dòng ra lớn (200mA) hoạt động với 1 quãng điện thế rộng từ 4,5V đến 16V. Độ ổn định nhiệt là 0,005% cho mỗi độ °C mạch làm việc cho ra tần số thay đổi được nhờ các linh kiện bên ngoài, độ ổn định của tần số không cao. 5./ Phương pháp dùng dao động thạch anh. Thạch anh là một tinh thể có tính áp điện. Nếu ta đặt một điện thế giữa hai đầu bản cực của thạch anh thì sẽ cho ra dao động cơ học và ngược lại cho tác dụng lực cơ học thì xuất hiện điện thế ngõ ra ở hai bả cực. Với tính chất đặc biệt này, thạch anh có nhiều ứng dụng trong lĩnh vực điện tử. Ứng dụng quan trọng nhất là dùng thạch anh tạo dao động chuẩn. Nhưng thạch anh hiện có trên thị trường có thể do tần số dao động rất cao từ hàng MHz đến hàng trăm MHz với độ chính xác cao và giá thành tương đối thấp. Đây là loại dao động rất được tin cậy để chọn làm dao động chuẩn. Nhưng với mỗi mạch đòi hỏi tần số dao động chuẩn thật thấp (Hz ¸ chục Hz) nên sử dụng dao động thạch anh làm tần số chuẩn rồi chia xuống tần số yêu cầu thì mạch sẽ trở nên phức tạp và tốn kém. III./ CẤU TẠO MẠCH ĐẾM: Mạch đếm chiếm một vị trí khá quan trọng trong kỹ thuật điện tử nói chung và trong các thiết bị nói riêng. Mạch đếm được xem như là một công cụ đếm các xung điện để xuất ra kết quả đếm. Mạch đếm được sử dụng trong việc điều khiển tự động trong dây chuyền đếm sản phẩm. Khi nói đến mạch đếm, ta không thể không nghĩ đến mạch đếm tần số, đây là ứng dụng quan trọng của mạch đếm tần số. Ta có thể dụa vào ba đặc điểm sau để phân biệt các loại mạch đếm: Cách đưa tín hiệu vào các Flip-Flop (FF) Tùy theo việc đưa tín hiệu vào các Flip-Flop mà người ta chia ra mạch đếm đồng bộ hay mạch đếm không đồng bộ. Căn cứ vào mã số của mạch đếm: Xuất phát là hệ nhị phân mà người ta có nhiều mạch đếm với các loại mã khác nhau, như mạch đếm thập phân, mạch đếm nhị phân. Dựa vào hướng dẫn: Người ta chia ra mạch đếm có ba cách: Đếm lên. Đếm xuống. Đếm vòng. 1./ Mạch đếm không đồng bộ: Trong mạch đếm không đồng bộ, xung đếm được đưa vào đầu vào nhịp xung của FF thứ nhất. Còn xung của FF tiếp theo sau phụ thuộc vào ngõ ra của FF phía trước. Hình (H.III.1a) là mạch đếm không đồng bộ dùng các FF – JK – MS (Flip Flop – JK – Master Slave). Bốn FF được mắc nối tiếp, ngõ vào JK được nối chung lại với nhau tạo FF-T và ngõ vào T được mắc lên cao (hay để hở). Xung đếm được đưa vào FF đầu tiên là FFA, Hình (H.III.1b) trình bày các dạng sóng của mạch đếm. Hình III.1a Hình III.1.b Các FF sẽ đổi trạng thái khi xung vào cổng Clock đổi từ 1 xuống 0. Như vậy QA của FFA sẽ đổi trạng thái ở cạnh sau của xung vào đầu bằng phân nửa. Dạng sóng của QA có tác dụng như xung đồng hồ đối với FFB nên tần số ra ở QB bằng phân nũa tần số QA. Tương tự tần số ở QD bằng phân nữa tần số ở QC. Như vậy tác dụng của mạch là chia tiếp tần số, nên sau bốn tầng tần số của dạng sóng vào được chia cho 24 = 16. Điều quan trọng là trong hệ thống nhị phân sự chia đôi tần số liên tiếp lại là sự đếm tần số. Mạch có 4 tần FF như trên gọi là mạch đếm nhị phân 4 bit hay mạch đếm Modulo 16 (24) hay mạch chia cho 16. Mạch đếm từ 0000 = 010 (Nếu được xóa trước khi có xung vào) lên tối đa 1111 = 1510 rồi tự động quay về đếm lại từ 0000 = 010, bảng Hình (H.III.1.c) chỉ ra. Số xung vào Trạng thái ra ngay sau khi có xung vào Số thập phân tương ứng với số nhị phân QD QC QB QA Xóa 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 15 15 0 1 2 Hình III.1.c Ưu điểm: Ưu điểm của mạch đếm không đồng bộ là cấu trúc đơn giản. Nhược điểm: Thời gian trễ khá lớn, thời gian trể tỉ lệ với số tăng của mạch đếm. Tính chống nhiễu kém, xung nhiểu có thể tác động vào từng nhịp vào của FF và có thể làm sai lệch kết quả đáng kể. 2./ Mạch đếm đồng bộ: Đặc tính của mạch đếm đồng bộ là xung đếm được đưa vào các tầng đếm một cách song song. Để tạo ra mạch đếm đồng bộ cơ bản người ta dùng loại JF, MS, FF (Hình III. 2.b) là mạch đếm đồng bộ 4 bit, xung vào được đưa đến tất cả các ngõ vào CK. Để phân tích mạch đếm đồng bộ 4 bit ta xét thời gian trễ của hai loại mạch đếm không đồng bộ và mạch đếm đồng bộ (H. III.2.a) Hình III.2a Ở mạch đếm không đồng bộ thời gian trễ của 1FF là tFF và thời gian trễ của toàn mạch sẽ là St. Nếu mạch đếm được tạo từ 4 FF thì thời gian trễ sẽ là tS = 4tFF. Như vậy mạch đếm không đồng bộ có thời gian trễ rất lớn so với mạch đếm đồng bộ, đây là nhược điểm của mạch đếm không đồng bộ. Ta xét mạch đếm đồng bộ 4 bit sau đây Hình(H. III.2b) FFA đổi trạng thái của nó theo mỗi xung đếm, sau xung đếm thứ nhất QA = 1 cũng như FFA, FFB,FFC, FFD đã nhận ra xung đếm thứ nhất ở đầu vào Clock của nó vì QA = QB = QC = QD = 0 nên khi này đầu vào JK của các FFB, FFC, FFD tức là QB = QC = QD = 0. Đến xung thứ hai thì J và K của FFB = 1 và hai đầu này được nối với QA còn J và K của FFC và FFD cũng bằng 0, còn FFB đổi trạng thái từ QB = 0 lên QB = 1, QC và QD vẫn giữ nguyên trạng thái. Ở xung thứ ba thì QB, QC, QD không đổi trạng thái vì J và K của chúng bằng 0, QA đổi trạng thái từ 0 – 1 (QA = 1, QB = 1), ở xun g đếm thứ tư J và K của FFD bằng 0, còn J và K của FFA, FFB, FFC đều bằbg 1 nên chúng đổi trạng thái QA = 0, QB = 0, QC = 1,…Xung đếm thứ 17 thì QA = QB = QC = QD = 0. Ưu điểm: Ít bị nhiễu so với mạch đếm không đồng bộ. Nhược điểm: Đối với mạch đếm nhiều bit thì các mạch liên kết logic cho các đầu vào trở nên phức tạp. 3./ Mạch đếm vòng (Ring Counter) Mạch đếm vòng là loại mạch dựa vào sự phân chia nhị phân, mà dựa vào sự di chuyển vòng quanh của một ghi chuyển có hồi tiếp gọi là mạch đếm vòng. Các mạch đếm vòng không hữu hiệu bằng mạch đếm nhị phân nhưng do đơn giản hơn và có đặc tính riêng biệt nên đôi khi được sử dụng. Đặc biệt là các mạch này hoạt động đồng bộ nên có tốc độ giao hoán cao. Hình(H. III.3a) là sơ đồ cấu tạo của mạch đếm vòng. Hình III .3a Hình III.3b Hình (III.3a) là biểu diễn dạng sóng ra của mạch đếm vòng. Giả sử ban đầu FF cuối cùng được đặt ở QC = 1 còn hai FF kia được xóa để ngõ ra QA = QB = 0. Đồng hồ tác động cạnh sau Q, QA lên 1, QB = 0, QC xuống 0. Ở xung thứ 2, QA xuống 0, QB lên 1,QC = 0, ở xung thứ 3, QA = 0, QB = 0, QC lên 1,… Mạch hoạt động như bảng trạnh thái hình Hình(H.III.3c), mạch chỉ đếm được 3 số tức bằng số tầng FF. Số xung vào QC QB QA 0 1 2 1 0 0 0 0 1 0 1 0 3 4 5 1 0 0 0 0 1 0 1 0 Mạch đếm hình Hình (H.III.3c) là mạch đếm Johnson. Mạch được hồi tiếp chéo từ trở về J, Q trở về K. Giả sử ban đầu mạch được xóa để QA = QB = QC = 0. Ở trạng thái thứ nhất cạnh sau QA lên 1, QB = QC = 0. Ở xung thứ 2 QA =1, QB lên 1, QC = 0, tiếp theo ở xung thứ 3 QA = 1, QB = 1, QC lên 1, đến xung thứ 4 QA xuống 0, QB = 1, QC = 1… Mổi ngõ ra ở mức cao trong 3 chu kỳ xung rồi lại xuống thấp trong 3 chu kỳ xung, rồi lại lên cao trong 3 chu kỳ xung tiếp theo. Hình III.3d Hình III.3c Dạng sóng ngõ ra là dạng sóng riêng có tần số bằng lần tần số xung vào, nhưng có lệch pha nhau. Sự hoạt động của mạch được tóm tắt ở (Hình III.3f) Số xung vào Trạng thái ra ngay sau khi có xung vào Số thập phân tương ứng QC QB QA 0 1 2 3 4 5 0 0 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 0 0 1 3 7 6 4 6 7 0 0 0 0 0 1 0 1 Với 3 Flip Flop mạch đếm được Modul M = 6. Để ý là mạch bỏ đi hai trạng thái 010 = 510. Vì lý do ngẫu nhiên lúc bật điện hay do nhiễu khi hoạt động mạch đếm có thể rơi vào một trong hai trạng thái bỏ đi (trạng thái cấm) và sau đó chỉ thay đổi trạng thái giữa các trạng thái cấm này. IV./ MẠCH GIẢI MÃ VÀ HIỂN THỊ: 1./ Mạch giải mã từ BCD sang Led 7 đoạn: Còn gọi là mạch giải mã 4 đường sang 10 đường. Mạch có 10 ngõ ra tương ứng với số thập phân từ 0 đến 9 và có 4 ngõ vào. Ngõ ra tương ứng với mã nhị phân vào xuống thấp còn 9 ngõ ra kia ở mức cao. Mạch gồm 4 cửa đảo để tạo ,, vào 10 cửa NAND có 4 ngõ vào. Ngõ vào của NAND đầu tiên là ,,, ngõ vào của NAND thứ hai là A,,,, khi D = C = B = A = 0 (010) thì = == = 1 nên ngõ ra của cửa NAND đầu tiên, tức ngõ ra xuống thấp (0) còn các ngõ ra kia đều ở mức cao. Khi có mắc thêm đèn Led (và các điện trở giới hạn dòng) như Hình (H.IV.1a), đèn Led 0 sẽ sáng còn các đền Led kia sẽ tắt. Khi D = C = B = 0; A = 1 ( tức DCBA = 10) ngõ ra của cửa NAND thứ hai xuống thấp và đèn Led 1 sáng, còn các đèn khác tắt. Hình IV.1.a 2./ Mạch hiển thị: a./Đèn cathod lạnh Trước khi có đèn Led, các loại đèn Cathod lạnh (Cathod không được sưởi nóng bởi tim đèn) được sử dụng Hình (H.IV.2.a1) Đèn chứa một khí trơ bên trong ống thủy tinh, đèn gồm một anod và 10 catod, các catod là một miếng kim loại mõng có hình từ 0 đến số 9 được xếp hàng sát nhau (nhưng không đụng nhau) từ trước ra sau, thường có thêm một catod hình dấu chấm thập phân. Một điện thế dương từ vài chục Volt trở lênh được đưa vào anod qua một điện trở. Khi một catod được nối Mass thì đèn dẫn điện (cỡ vài mA) và xung quanh catod có một vùng không gian sáng rực (rộng khỏang 1 mm). Hình IV.2.a1 Hình IV.2.a2 Do sự ion hóa, trong khi đó các catod khác không sáng. (Hình IIV.2a1) là biểu diễn của đèn có catod lạnh và Hình (H.IV.2.a2) là hình dạng của đèn nhìn từ phía trước khi đèn hiện số 2. Một số IC giải mã 4 đường sang 10 đường: 7441: Giải mã BCD sang thập phân, ngõ ra chịu Volt cao ( 60V). 7442/LS42: Giải mã BCD sang thập phân. 7445: Giải mã BCD sang thập phân, dòng lớn ( 80mA) 7414L: Giải mã BCD sang thập phân, ngõ ra chịu Volt cao (60V). 74145/LS145: Giải mã BCD sang thập phân, dòng lớn (80mA). Ứng dụng của IC 74145/LS145 và IC 7445. Mạch giải mã 7441 có ngõ ra chịu Volt cao (khoảng 60 volt) nên rất thích hợp để hoạt động các đèn catod lạnh Hình (H.IV.2.c). Xung muốn đếm được đưa và chân (Clock) của IC 7490. Ngõ ra BCD của mạch đếm được đưa đến ngõ vào tương ứng của 7441. Ngõ ra 0 đến 9 của 7441 được nối trực tiếp đến ngõ vào tương ứng của đèn catod lạnh. Hình IV.2.a.3 Hình IV.2a.4 Hình IV.2a.4 là ứng dụng để chỉ báo của 7445, ngõ vào 7445 chỉ chịu được 5V nhưng có thể nhận dòng lớn (đến 80mA) nên chỉ có thể dùng để thúc trực tiếp. b./ Đèn Led 7 đoạn: Một trong các số chỉ báo thông dụng là đèn Led 7 đoạn. Đèn gồm 7 đoạn mang tên a, b, c, d, e, f, g được sắp xếp theo hình số 8, xem hình (H.IV.2.b.1). Bên dưới mặt 7 đoạn là một số đèn Led (thường là 7) và hệ thống phản chiếu ánh sáng lên mặt. Tùy tổ hợp các đoạn sáng mà ta có các số và chữ khác nhau. Hình IV.2.b.1 Hình IV.2.b.3 Về phương diện đèn Led 7 đoạn có hai loại đó là loại Anod chung và hình (H.IV.2.b.2) và loại Catod chung hình (H.IV.2.b.3). Các điện trở hạn dòng khoảng 220W đến 470W, nếu VCC = 5 V để giới hạn dòng và biểu thị của mạch giải mã. Tùy tổ hợp các bật đóng mà tổ hợp tương ứng của các Led (biểu thị cho các đoạn) sáng để tạo các số hay các chữ. Một số IC giải mã BCD sang Led 7 đoạn Loại Mức tác động Mạch ra Dòng điện Điện thế tối đa Công suất tiêu tán 7446A 7447A 7448 74LS47 74LS48 74LS49 Thấp Thấp Cao Thấp Cao Cao Cực thu để hở Cực thu để hở Kéo lên 2KW Cực thu để hở Kéo lên 2KW Cực thu để hở 40mA 40mA 6,4mA 24mA 6mA 8mA 30V 15V 5,5V 15V 5,5V 5,5V 320mW 320mW 385mW 3,5mW 125mW 40mW Khảo sát IC 7447A Hình IV.2b.4 7447A có ngõ ra cực thu để hở và đủ dòng để thúc các chỉ báo trực tiếp. Ngõ ra tác động mức thấp nên thích hợp để thúc các Led 7 đoạn anod chung hay các đèn chịu dòng thấp. Mạch hoạt động theo bảng sự thật sau (Hình IV.2.b5). Trong đó với ngõ ra là một dạng sóng và ngõ ra 0 là tắt, nghĩa là nếu 7447 thúc đèn Led 7 đoạn thì các đoạn a, b, c, d, e, f, g của đèn sẽ sáng hay tắt tùy theo ngõ ra tương ứng của 7447 là 1 hay 0. Kết quả là khi mã số nhị phân 4 bit vào có giá trị thập phân từ 0 đến 15, đèn Led hiện lên các số và dấu như ở hình (Hình IV. 2b.6). Để ý là khi mã số nhị phân vào là 1111 = 1510 thì đèn tắt. Thập phân LT RBI D C B A RBO A B c d e f g Ghi chú 0 1 2 3 1 1 1 1 1 x x x 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 1 0 1 0 0 0 0 0 1 1 4 5 6 7 1 1 1 1 X X X X 0 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 0 1 8 9 10 11 1 1 1 1 X X X X 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 0 1 1 1 0 1 0 1 1 0 0 1 1 1 1 1 12 13 14 15 1 1 1 1 X X X X 1 1 1 1 1 1 1 1 0 0 1 1 010 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 0 BI RBI LT X 1 0 X 0 X X 1 X X 1 X X 1 X X 1 X 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 2 3 4 Hình IV.2b.6 Bảng sự thật Hình (H.IV.2.b.5) có các ghi chú: Ngõ vào xóa BI được để không hay nói lên cao Khi nối BI đến mức thấp, các ngõ ra đều tắt, bất chấp trạng thái ở ngõ vào khác. Khi RBI và các ngõ vào ABCD ở mức thấp và các ngõ vào thử đèn LT (Lamp test) ở cao, các ngõ ra đều tắt và ngõ ra xóa dạng sóng, RBO xuống thấp. Khi ngõ vào BI (RBO) để không hay nối lên cao và ngõ vào LT giữ mức thấp, các ngõ ra đều sáng. V./ GIAO TIẾP CÔNG SUẤT: 1./ Khả năng dòng và thế của TTL và CMOS a./ Đặc tính của TTL: Mạch Logic TTL có nhiều loại ra: Mạch kéo lên thụ động tức có điện trở nối từ cực thu của Transistor lên VCC. Loại mạch này không được dùng không được dùng ở mạch Logic TTL. Loại mạch thứ hai là mạch cực thu để hở tức là cực thu Transistor nối trực tiếp lên nguồn VCC. Mạch thứ ba là mạch kéo lên tích cực tức có thêm Transistor giữa cực thu Transistor và nguồn VCC, loại mạch này thông dụng nhất là mạch ra cột chạm. Mạch thứ tư là mạch ra ba trạng thái, mạch này có cấu tạo gần giống mạch cột chạm. Do đó ta có thể lấy mạch kiểu cột chạm biểu thị cho TTL. Đặc tính ngõ vào Đặc tính ngõ ra Hình V.1a Đặc tính ngõ vào gồm có: Điện thế ở mức cao tối thiểu là 2V. Dòng mức cao tối đa 40mA. Điện thế tối đa mức thấp 0,8V. Dòng điện tối đa mức thấp –1,6mA. Đặc tính ngõ ra gồm có: Điện thế ở mức cao tối thiểu là 2,4V. Dòng mức cao -400mA. Điện thế tối đa mức thấp 0,2V. Dòng điện tối đa mức thấp 1,6mA. b./ Đặc tính của CMOS: Điện áp đặt vào các mối nối ngõ vào của IC phải nằm trong các miền chấp nhận được, CMOS sẽ xem các điện áp vào nỏ hơn hoặc bằng 1V như mức Logic thấp, và xem điện áp nào lớn hơn hoặc bằng 3,5V là ở mức Logic cao. Hình V.1b Cửa đảo CMOS là một mạch CMOS cơ bản gồm một Transistor MOS kênh P (gọi là PMOS) nối với một Transistor MOS kênh N (gọi là NMOS). Cực cửa nối chung với nhau và là ngõ vào, cực thoát được nối chung với nhau và là ngõ ra. Cực ngờn của MOS kênh P nối lên điện thế Vdd dương và cực nguồn của MOS kênh N nối xuống điện thế VSS nhưng thường là Mass. Khi ngo vào ở mức cao (H). MOS kênh P ngưng dẫn, MOS kênh N phân cực thuận nhưng chỉ có dòng Idd ở trên đổ xuống nên VSS rất thấp gần như Mass. Ngược lại khi ngõ vào ở mức thấp (0) MOS kênh P dẫn điện còn MOS kênh N ngưng và ngõ ra điệ thế gần Vdd. Vì dòng điện khi chưa có tải rất nhỏ nêm mạch tiêu thụ công suất rất thấp. Do tổng trở vào của mạch Logic CMOS rất lớn nên số tỏ ra của mạch CMOS đối với các CMOS khác cũng rất lớn trên._.